вроде понял

TYPE   offset_addr_dr_block   IS ARRAY (0 to 21) OF   integer ;
signal  OFFSET_ADDR_DRch1 : offset_addr_dr_block := (OFFSET_ADDR_DR_ch1,OFFSET_ADDR_DR_ch1+4,........ 22 состояния тут);

GEN_SDRAMWRITE_ch1: for i in 0 to 21 generate
 SDRAMWRITE_ch1:  bufferin32_sdram
 generic map (
   DEF_ST_RG  => 0,
   ADDR_BASED  => ADDR_BASED,
   OFFSET    => OFFSET_ADDR_DRch1 (i)
 )
 port map(
   CK       => CKSD,
   ADDRI    => BAD,
   DATAI    => BDI,
   WR      => BWI,
   DATAO    => DR_out_ch1 (i)
 );
 end generate;

вот так вышло

OFFSET  это integer

кто работал со старым питоном 1.5.2?

Всем привет

Кто-нибудь может подсказать удобный симулятор и синтезатор для SystemVerilog? Желательно бесплатный, а если ещё и на линуксе есть, то вообще шикарно. Заранее благодарю

если бесплатно да ещё и под SV!
то это про халявные версии тулов от Altera и Xilinx

а так выбор есть если вычеркнуть что-то одно:
бесплатно
sv

под линукс полёт нормальный

Если заменить sv на vhdl выбор станет больше?

замени на верилог и используй Icarus Verilog

iverilog, vvp

Ну ещё можно бесплатные версии Quartus или Vivado заюзать.

Спасибо, завтра утром посмотрю всё

блютуз колонка :)

И как? ачх снимал измерительным микрофоном?

это 4гд38. сколько уж она из за китайского усилителя потеряла - нет возможности померять

Чет хз, питание по юсб тоже грязь вносит мб