Size: a a a

2019 December 01

A

Alexander in HWV ⟼ R&D
Tiny Nop
раньше ведь требования к ПО были строже вследствии сжатости ресурсов. теперь ресурсов хоть отбавляй, но вместо правильной реализации базиса происходит наращивание слоев абстракции на всех уровнях. по сути как грязь под половик замести. проблему спрятали, но не решили. и таких проблем на x86 архитектуре уже масса и будет еще больше. вы сами уже примерно очеретили следующий круг проблем - видеокарты. их рано или поздно тоже начнут хакать, причем из браузера по мере развития WebGL и аналогичных технологий.
Ну и опять же тут больше дело не в железе, а в компиляторах.
Так любая логика на набор машинных команд может быть разложена.
источник

TN

Tiny Nop in HWV ⟼ R&D
но тут же как, одно дело BSoD, другое дело RCE. время придет и для RCE.
источник

TN

Tiny Nop in HWV ⟼ R&D
Alexander
Ну и опять же тут больше дело не в железе, а в компиляторах.
Так любая логика на набор машинных команд может быть разложена.
на самом деле спихивание с одного на другое и наоборот - это имхо и есть основная ошибка
источник

TN

Tiny Nop in HWV ⟼ R&D
задачей должен заниматься и компилятор и процессор
источник

TN

Tiny Nop in HWV ⟼ R&D
например как в случае с вероятностным ветвлением
источник

TN

Tiny Nop in HWV ⟼ R&D
ну что, сбросили в x86 ветвление на компилятор и чо?
источник

TN

Tiny Nop in HWV ⟼ R&D
завели блок предсказаний и теперь расхлебывают
источник

TN

Tiny Nop in HWV ⟼ R&D
а ведь по сути вместо спихивания всего и вся на компилятор нужно разделить зоны ответственности. ибо невозможно гарантировать компилятором грамотный риалтайм. во всяком случае без хотя бы символического выполнения кода. дорога спихнуть на компилятор уже привела к тому что статические анализаторы используются вовсю для выявления багов, но этого уже недостаточно. вот и делается фаззинг. я это все к тому, что фаззинг он же про динамику исполнения, как и блок предсказаний…
источник

TN

Tiny Nop in HWV ⟼ R&D
те чтобы все работало без багов надо эти баги найти и это больше про динамику. так что если и делать в реалтайме на CPU что-либо, то не предсказания, а как раз проверки. если у процессора будет возможность для работы ООП, то и возможность проверить выделение памяти как бы следствие.
источник

TN

Tiny Nop in HWV ⟼ R&D
источник

TN

Tiny Nop in HWV ⟼ R&D
я примерно об этом вот говорю. это как раз попытка от компании ARM. уже в нулевых, а не в 80х как у Intel
источник

TN

Tiny Nop in HWV ⟼ R&D
причем насколько я в курсе, то уже 386 таки воспроизвели на FPGA. те можно как раз проектировать своего рода примочку для вот такого )
источник

BU

Bug the Red Squirrel Ur in HWV ⟼ R&D
Tiny Nop
причем насколько я в курсе, то уже 386 таки воспроизвели на FPGA. те можно как раз проектировать своего рода примочку для вот такого )
воспроизвели или сделали эмуляцию набора команд?
источник

TN

Tiny Nop in HWV ⟼ R&D
Bug the Red Squirrel Ur
воспроизвели или сделали эмуляцию набора команд?
источник

BU

Bug the Red Squirrel Ur in HWV ⟼ R&D
Это эмуляция, не реверс ведь.

Что не умаляет крутизны авторов)
источник

TN

Tiny Nop in HWV ⟼ R&D
а поясните пожалуйста. имплементация ведь написано.
источник

TN

Tiny Nop in HWV ⟼ R&D
@netbug ну те в моем понимании это реализация. и вот пример допила https://github.com/archlabo/Frix
источник

TN

Tiny Nop in HWV ⟼ R&D
если я правильно понимаю, то это уже так или иначе можно превратить в ASIC. мне непонятно в чем здесь эмуляция и чего. это softcore процессор на данный момент
источник

TN

Tiny Nop in HWV ⟼ R&D
Bug the Red Squirrel Ur
Это эмуляция, не реверс ведь.

Что не умаляет крутизны авторов)
касаемо точно реверса https://zx-pk.ru/printthread.php?t=23349&pp=40 это правда 8080
источник

TN

Tiny Nop in HWV ⟼ R&D
ну и немного исторического фана из области реверса чипов
источник