т
Ага
Или в EEPROM не то прошито
Или в EEPROM не то прошито
Я перепроверил прежде чем паять
Size: a a a
2020 March 02
A
Я перепроверил прежде чем паять
Если в штатном режиме заработает - можно будет думать дальше что не так.
AP
может, не надо старую рам паять, просто адресную ногу посадить на землю? Или всё не так просто?
AP
ну и EEPROM перепрошить обратно
D
Simple deep learning side channel attack. Experimental data set based on chipwhisperer.
https://github.com/backahasten/Simple-deep-learning-SCA
https://github.com/backahasten/Simple-deep-learning-SCA
2020 March 03
g
Simple deep learning side channel attack. Experimental data set based on chipwhisperer.
https://github.com/backahasten/Simple-deep-learning-SCA
https://github.com/backahasten/Simple-deep-learning-SCA
китайский питончег 👍
D
вопрос корифеям логических анализаторов:
вот есть всякие проприетарные saleae, DSlogic, USBee,
сделанные по принципу FX2+FPGA+SDRAM
есть sigrok, который позволяет использовать свободные прошивки под эту схему, не только FX2, но и похоже FPGA:
https://sigrok.org/wiki/Fpgalafw
вопросов собственно несколько (если кто-то ковырял эту тему:
1. USB API (FX2 upstream) sigrok - это что-то своё или реверсенное из проприетарщины, перечисленной выше
2. PIPE API (FPGA-to-FX2) sigrok - это что-то своё или базирующееся на, например, ранних (открытых) версиях протокола DSlogic?
т.е. интересует возможность использования оригинального проприетарного ПО со своим комбайном: для этого надо знать PIPE API (FPGA-to-FX2), чтобы со стороны FPGA поддержать (в своей кастомной прошивке) этот API
вот есть всякие проприетарные saleae, DSlogic, USBee,
сделанные по принципу FX2+FPGA+SDRAM
есть sigrok, который позволяет использовать свободные прошивки под эту схему, не только FX2, но и похоже FPGA:
https://sigrok.org/wiki/Fpgalafw
вопросов собственно несколько (если кто-то ковырял эту тему:
1. USB API (FX2 upstream) sigrok - это что-то своё или реверсенное из проприетарщины, перечисленной выше
2. PIPE API (FPGA-to-FX2) sigrok - это что-то своё или базирующееся на, например, ранних (открытых) версиях протокола DSlogic?
т.е. интересует возможность использования оригинального проприетарного ПО со своим комбайном: для этого надо знать PIPE API (FPGA-to-FX2), чтобы со стороны FPGA поддержать (в своей кастомной прошивке) этот API
A
вопрос корифеям логических анализаторов:
вот есть всякие проприетарные saleae, DSlogic, USBee,
сделанные по принципу FX2+FPGA+SDRAM
есть sigrok, который позволяет использовать свободные прошивки под эту схему, не только FX2, но и похоже FPGA:
https://sigrok.org/wiki/Fpgalafw
вопросов собственно несколько (если кто-то ковырял эту тему:
1. USB API (FX2 upstream) sigrok - это что-то своё или реверсенное из проприетарщины, перечисленной выше
2. PIPE API (FPGA-to-FX2) sigrok - это что-то своё или базирующееся на, например, ранних (открытых) версиях протокола DSlogic?
т.е. интересует возможность использования оригинального проприетарного ПО со своим комбайном: для этого надо знать PIPE API (FPGA-to-FX2), чтобы со стороны FPGA поддержать (в своей кастомной прошивке) этот API
вот есть всякие проприетарные saleae, DSlogic, USBee,
сделанные по принципу FX2+FPGA+SDRAM
есть sigrok, который позволяет использовать свободные прошивки под эту схему, не только FX2, но и похоже FPGA:
https://sigrok.org/wiki/Fpgalafw
вопросов собственно несколько (если кто-то ковырял эту тему:
1. USB API (FX2 upstream) sigrok - это что-то своё или реверсенное из проприетарщины, перечисленной выше
2. PIPE API (FPGA-to-FX2) sigrok - это что-то своё или базирующееся на, например, ранних (открытых) версиях протокола DSlogic?
т.е. интересует возможность использования оригинального проприетарного ПО со своим комбайном: для этого надо знать PIPE API (FPGA-to-FX2), чтобы со стороны FPGA поддержать (в своей кастомной прошивке) этот API
FX2/FX3 - нюанс реализации передачи потока USB-микросхем (HS, SS) от Cypress.
Он не является проприентарным, ты можешь делать своё железо, которое будет совместимо с DSlogic Viewer или Sigrok.
Он не является проприентарным, ты можешь делать своё железо, которое будет совместимо с DSlogic Viewer или Sigrok.
D
FX2/FX3 - нюанс реализации передачи потока USB-микросхем (HS, SS) от Cypress.
Он не является проприентарным, ты можешь делать своё железо, которое будет совместимо с DSlogic Viewer или Sigrok.
Он не является проприентарным, ты можешь делать своё железо, которое будет совместимо с DSlogic Viewer или Sigrok.
я не хочу ковыряться с программированием под 8051,
лучший случай - взять готовое FW FX2 от DSlogic и просто дописать начинку ПЛИС под мои требования, поэтому см. 2й вопрос
лучший случай - взять готовое FW FX2 от DSlogic и просто дописать начинку ПЛИС под мои требования, поэтому см. 2й вопрос
A
я не хочу ковыряться с программированием под 8051,
лучший случай - взять готовое FW FX2 от DSlogic и просто дописать начинку ПЛИС под мои требования, поэтому см. 2й вопрос
лучший случай - взять готовое FW FX2 от DSlogic и просто дописать начинку ПЛИС под мои требования, поэтому см. 2й вопрос
Вот есть проект затачивания отладочной платы FX3 в качестве логического анализатора под Sigrok
https://github.com/schnommus/libsigrok-cypress-fx3-test
https://github.com/schnommus/libsigrok-cypress-fx3-test
D
Вот есть проект затачивания отладочной платы FX3 в качестве логического анализатора под Sigrok
https://github.com/schnommus/libsigrok-cypress-fx3-test
https://github.com/schnommus/libsigrok-cypress-fx3-test
а вот это интересно. спасибо
2020 March 04
IS
Добрый вечер, опять с вопросом про SPI: может кто сталкивался с таким последним битом при передаче? Прост понять бы как это загуглить
AP
это даже не бит, это у тебя SCK что-то просто вниз идёт
AP
что говорит с чем?
AP
постоянно повторяется или только один раз глюкнуло?
AP
SPI железный или битбанг?
IS
постоянно повторяется или только один раз глюкнуло?
Там несколько отправок, такое происходит постоянно после первой отправки
AP
Там несколько отправок, такое происходит постоянно после первой отправки
осталось на два вопроса из трёх ответить =D