нет. я так не думаю. просто VHDL он больше для хардварщиков придуман. я слегка посмотрел Verilog, и мне он показался более близким.
То есть речь больше о синтаксисе? Это частый тезис в пользу верилога по сравнению с вхдл в целом, хотя есть тезисы и в недостатки верилога
А наличие строгой типизации даже наоборот больше напоминает Си