Size: a a a

2016 June 12

GK

Grigorii Kuzmin in Embedded Group
/* ================= PIN DESCRIPTION =================*/
 
 input  logic            n_rst_i       /* synthesis chip_pin = "8" */
                                       /* synthesis altera_attribute = "-name IO_STANDARD \"3.3-V LVTTL\"" */;
 input  logic
источник

GK

Grigorii Kuzmin in Embedded Group
блииииииииин
источник

GK

Grigorii Kuzmin in Embedded Group
)))
источник

GK

Grigorii Kuzmin in Embedded Group
я картинкой кину)
источник

CA

Cate Archer in Embedded Group
)
источник

GK

Grigorii Kuzmin in Embedded Group
источник

GK

Grigorii Kuzmin in Embedded Group
вот мои пины
источник

GK

Grigorii Kuzmin in Embedded Group
при сборке он соглашается и назначает этим пинам выбранные мной стандарты питания
источник

GK

Grigorii Kuzmin in Embedded Group
но при этом кидает варнинг)
источник

GK

Grigorii Kuzmin in Embedded Group
источник

GK

Grigorii Kuzmin in Embedded Group
почитал этот аппноут, ничего нового оттуда не узнал
источник

GK

Grigorii Kuzmin in Embedded Group
а главное, не понял, зачем он меня туда посылает)
источник

CA

Cate Archer in Embedded Group
А у тебя макс 10?
источник

GK

Grigorii Kuzmin in Embedded Group
и второй варнинг: все мои пины питаются от 3,3 ТТЛ, т.е. все VCCIO одинаковы, но он тем не менее пишет, что конфигурационные пины находятся в разных банках, запитанных от разных VCCIOs
источник

GK

Grigorii Kuzmin in Embedded Group
да, макс10
источник

CA

Cate Archer in Embedded Group
Надо @Des333des спросить.
источник

GK

Grigorii Kuzmin in Embedded Group
судя по инфо, он тут нечастый гость))
источник

CA

Cate Archer in Embedded Group
Или @mrgnull )
источник

GK

Grigorii Kuzmin in Embedded Group
много непонятного в общем)))
пока я запускал только анализ и синтез и потом ртл-симуляцию — проблем не было))))
источник

GK

Grigorii Kuzmin in Embedded Group
теперь пришло время собирать под железку уже, сразу всё вывалилось))
источник