D
АЦП типа 16 бит 40 мспс Дельфино не вывезет, а их может быть много)) fpga переваривает, фильтрует и выдает в dsp уже готовую цифру. Можно обрабатывать огромный поток данных с помощью ПЛИС за 15$ и проца за 20
Какие ты Плис используешь?
Size: a a a
2019 October 05
И
Какие ты Плис используешь?
Artix-7 и Lattice UC40
D
На каких тактовых?
И
Народ. Кто нибудь занимался оплатой lcsc от лица фирмы? Вопрос конечно в бухгалтерской плоскости, но злободневный) есть карта привязанная к счету. Если с неё оплатить - можно как-то официально расход задекларировать? Сам в бухгалтерии не разбираюсь, надеюсь правильно объяснил
Да, с бизнес карты можно и потом поставить на учёт, там внутри будет инвойс.
Так же можно попросить китайцев выставить счёт и оплатить с валютного счета компании
Так же можно попросить китайцев выставить счёт и оплатить с валютного счета компании
И
На каких тактовых?
Uc40 до 50 МГц, ибо они в основном для замены рассыпной логики. Artix уже от 200 МГц
D
Uc40 до 50 МГц, ибо они в основном для замены рассыпной логики. Artix уже от 200 МГц
Сейчас на кинтексе столкнулся с проблемой, что результат симуляции не совсем коррелирует с результатом на железе
И
Сейчас на кинтексе столкнулся с проблемой, что результат симуляции не совсем коррелирует с результатом на железе
Если частота большая то насколько понимаю это норма. У тебя расположение блоков на кристалле начинает сильно влиять из-за задержек распространения. Нужно смотреть результаты трассировки и возможно руками размещать более оптимально
D
Если частота большая то насколько понимаю это норма. У тебя расположение блоков на кристалле начинает сильно влиять из-за задержек распространения. Нужно смотреть результаты трассировки и возможно руками размещать более оптимально
Спасибо, попробую
А
А
Ребята подскажите, задолбались уже думать и пробовать разные варианта. собирали такой вариант.
А
Вибросы большие сток исток, братан собрал стандартную понижайку, выбросы аналогичные.
А
А
выброс момент закрытия ключа
И
Сделай синхронный бак, а не это говно. Ну иди души tvs-ами
А
и rc снабер на транзюк вешали, и силовухи двух версий делали
И
Его ещё и посчитать надо правильно rcd
А
синхронный это конечно хорошо, выброс то всё равно будет, сейчас стандартная понижайка собрана, не проблема паралельно диоду транзистор поставить.
RB
Ребята, кто шарит в FPGA?
RB
Порекомендуйте литературу с SystemVerilog
А
силовуха вот такая сейчас, только Q2 нет, если кто может вкратце объясните природу, откуда там столько появляется, с индуктивности подсирает пока диод не включится