ладно, прошу прощения за преувеличение, это серединка второй страницы

FIFO включать можно если работаем с периферией?

Это классно. Как будет код, может портирую под CPLD работу с дисплеем👍

хехе, с какой и в какую сторону работаем?

FIFO самого DMA, при работе переферия>ram или ram>периферия

да, если оно поддерживается периферией

я в fifo грузил по 4 байта, а потом ими плевался по одному

чтобы не тратить такты на лишние доступы к памяти, шина sram нативно 32х битная же

👍

жесть!:

Нечего работать с государством, а вообще это во флудилку @trashNE

Что, неожиданно поняли что Байкал не очень?)

Да не, просто он не удовлетворяет тз

Вот такой вопросец есть. Есть епромка подключённая по spi. Формат данных, который она получает соответствует 32 битам (8 бит команды, 8 бит адреса, 16 бит данных).  Вот не могу сообразить, как это реализовать, если размер буфера, с которого передаются данные по spi у контроллера 16 бит. Контроллер tms320. Как я понимаю, если я запущу дважды по 16 бит, то cs сигнал сработает в конце каждой 16 битной посылки. Или я ошибаюсь? У меня были мысли переконфигурировать cs в обычное gpio и его потом по прерыванию выставить в 1 в конце 32 бит. Может есть какие-то более адекватные методы?

*16 бит адреса и 8 бит данных

сталкивался с подобным, я делил 16бит цифру пополам, и записывал две части в соседние регистры eeprom

Это та не проблема. Я, может быть, не правильно понимаю как работает spi. Если я помещу в fifo 4 посылки по 16 бит, у меня они все будут по порядку идти или между ними cs будет срабатывать указывая о конце посылки?

ты чего используешь?

хал?