@d_r_l и @pthorn что думаете по теме latency event между блоками периферии в STM32?
см ahb-lite и apb-lite спецификации, clock tree в reference manual. у apb-lite latency 2 такта (на ее частоте), насколько я помню, так что чтение ISR, потом запись в BSRR уже дадут вполне похожую задержку
см ahb-lite и apb-lite спецификации, clock tree в reference manual. у apb-lite latency 2 такта (на ее частоте), насколько я помню, так что чтение ISR, потом запись в BSRR уже дадут вполне похожую задержку