IF
Развязка вход-выход?
стандартные промышленные требования в целом
Size: a a a
2020 April 16
И
Угу, это я понял. Короче основная моя ошибка была в том, что я воспринимал значение максимального выходного тока буквально - сказано, что 0.6, значит 0.6. То есть при 100% кпд на входе бы жрало 0.0825 ампера при понижении с 24 до 3.3, но на выходе было бы 0.6 и больше типа нельзя.
0.6А это максимум, если ты макака, которая ничего не понимает и уровень схемотехники "перерисовать схему с дш")) В данном случае эта цифра интересна для верхнего ключа только
И
пишут гарантированные режимы работы от заявленных входных напряжений
Я тебе больше скажу, при 1А там все тоже хорошо будет, если охлаждение от пуза нормально сделать
M
0.6А это максимум, если ты макака, которая ничего не понимает и уровень схемотехники "перерисовать схему с дш")) В данном случае эта цифра интересна для верхнего ключа только
Именно так, но сегодня макака стала чуточку умнее и сообразительнее, спасибо )
И
Юзаю lm5017 с 2008-го, она прощает все и даже не греется
GK
Я тебе больше скажу, при 1А там все тоже хорошо будет, если охлаждение от пуза нормально сделать
прочитал "охлаждение от туза"
И
GK
если очень сильно горит))
Г
?
A
Я тебе больше скажу, при 1А там все тоже хорошо будет, если охлаждение от пуза нормально сделать
прикольно!
A
Вот что значит опыт использования)
И
Стиль подключения к полигон ищи
И
А почему в даташитах для привлекания внимания вот таких вот нубов типа меня не пишут большими красными буквами "А С ВНЕШИМ ДИОДОМ 4 АМПЕРА" ? :) Или это всем и так понятно и на такое никто не ведётся? )
Нубам такое лучше не показывать, оно может начать гореть, там банально этот диод ещё подобрать надо
И
от 7,5В входных, на выход 3,3 В и 4А никак не получить
+1, ещё там все упирается в охлаждение
RS
Заготовка под бут с расшифровкой, можно собрать под линухом / затестить)
В процессе сборки шифруется нужный файл.
Проект больше направлен на организацию процесса сборки.
#cmake #AES
https://github.com/d-el/testAES
В процессе сборки шифруется нужный файл.
Проект больше направлен на организацию процесса сборки.
#cmake #AES
https://github.com/d-el/testAES
jp
в кикаде на глаз что-ли размещаются компаненты и границы платы? Смотрю гайды, гуглю, в pcbnew ищу, что-то ничего не могу найти. Кажется сомнительным эта прикидка на глаз
IF
в кикаде на глаз что-ли размещаются компаненты и границы платы? Смотрю гайды, гуглю, в pcbnew ищу, что-то ничего не могу найти. Кажется сомнительным эта прикидка на глаз
дак сетка и центр компонента же
jp
дак сетка и центр компонента же
А сделать что то вроде построения границы по размерам(например квадрат 10 на 10), переместить элемент, указав в нем привязку к углу и т.д?
jp
Переместить элемент относительно другого, выравнивание сделать по какой-то из прямых
DR
в кикаде на глаз что-ли размещаются компаненты и границы платы? Смотрю гайды, гуглю, в pcbnew ищу, что-то ничего не могу найти. Кажется сомнительным эта прикидка на глаз
Границы платы - это слой EdgeCuts