AK
точный не надо, просто интересно, тоже китайский или западный
Size: a a a
2020 April 25
AK
Что-то вроде этого
𝔻
Мониторю прожект дешевого лог анализатора для MSO5000 )
По сути на разъеме есть сэмплер на частоту 1 ГГц в уровнях сигналов PECL/LVDS.
https://www.eevblog.com/forum/testgear/ms05000-budget-logic-analyzer-probe-set-design/
По сути на разъеме есть сэмплер на частоту 1 ГГц в уровнях сигналов PECL/LVDS.
https://www.eevblog.com/forum/testgear/ms05000-budget-logic-analyzer-probe-set-design/
тут нет FPGA??
расходимся!)
расходимся!)
T
Alexandr Kobzev
ок, спасибо
A
тут нет FPGA??
расходимся!)
расходимся!)
FPGA (Zynq) в самом осцилле.
А на клеммник выведены входы лог-анализатора с частотой опроса 1 ГГц в уровнях LVDS.
А на клеммник выведены входы лог-анализатора с частотой опроса 1 ГГц в уровнях LVDS.
DR
Вышло 28*56мм, идеальное один к двум))
DR
Осталось завтра дотрассировать
2020 April 26
IS
Ляпота и белиссимо
IS
То же что-ли кикад поставить
DR
Кстати,@numenor делаю по DRC JLCPCB? 3.5/3.5mil и 0.2/0.45 via?
DR
Хотя скорее лучше по 6/6mil и 0.3/0.6 via
DR
Ибо так мельчить особо тут вроде и не надо
TK
Ого, круто, большая плотность, даже не представляю как это разводить)) а сколько слоев?
DR
Ого, круто, большая плотность, даже не представляю как это разводить)) а сколько слоев?
Да просто, на самом деле))) Слоёв 4
DR
Хотя мб кажется просто потому, что я под вином. Хорошо, что в холодильнике ещё осталась половина на завершение трассировки :D
DR
Я мб ещё и по питанию светодиод воткну даже, место есть под него вроде
A
Да просто, на самом деле))) Слоёв 4
пф
A
4 - каждый сможет )