ВН
Я думаю что пиздят банально потому, что там компилятор на базе проприетарного
...и они его вполне вероятно не имеют права открывать в принципе
Size: a a a
2020 September 18
Am
плюс наверняка по договру нужно согласие спонсора разработки
A
Rad Hat развивает новую ФС NVFS для NVM-памяти https://opennet.ru/53743/
ВН
A
да
ВН
Ну да. ))
2020 September 19
LB
Rad Hat развивает новую ФС NVFS для NVM-памяти https://opennet.ru/53743/
> Для NVM-памяти подобные усложнения излишни, так как скорость обращения к данным сопоставима с ОЗУ, а порядок доступа не имеет значения.
Про порядок доступа это точно правда для NVM? Потому что для ОЗУ это очень большая неправда из-за работы prefetch в кэшах процессора и TLB промахов.
Про порядок доступа это точно правда для NVM? Потому что для ОЗУ это очень большая неправда из-за работы prefetch в кэшах процессора и TLB промахов.
A
> Для NVM-памяти подобные усложнения излишни, так как скорость обращения к данным сопоставима с ОЗУ, а порядок доступа не имеет значения.
Про порядок доступа это точно правда для NVM? Потому что для ОЗУ это очень большая неправда из-за работы prefetch в кэшах процессора и TLB промахов.
Про порядок доступа это точно правда для NVM? Потому что для ОЗУ это очень большая неправда из-за работы prefetch в кэшах процессора и TLB промахов.
По идее правда, наоборот, нвм надо грузить паралелльно в рандомные области
A
@nanomechanic подскажи плз, какие адаптеры pci-e на m.2 нарм
ВН
@nanomechanic подскажи плз, какие адаптеры pci-e на m.2 нарм
Да любые
A
на 4 бывает?
ВН
на 4 бывает?
Только если есть специфическая поддержка со стороны матери
A
аа
ВН
аа
Переходник пси м2 это пассивный девайс
ВН
Контактики просто
A
то есть только на 1 бывает?
ВН
Соответственно когда там даже x16 то чтоб его разбить на 4 по x4, нужно чтоб мать умела
ВН
то есть только на 1 бывает?
Ага
ВН
Соответственно когда там даже x16 то чтоб его разбить на 4 по x4, нужно чтоб мать умела
Амдшные умеют