Ну если правильно организовать запись, да иметь достаточно свободных страниц на флеше, то оно может очень много прожить. Если, конечно, не пытаться debug log лить туда постоянно.

Лог в флэш мне, кажется, не правильно лить. Я хотел предаварийные ситуации в еепром грузить. Осцилограммы токов, напряжений и управляющих сигналов

Флэш разве не вся помирает, при отмирании сектора?

А почему третьим слоем?

Неа. Обычно просто данные начинают биться при записи. Причём поначалу может вообще в отдельных битах  ибо ячейки не идеально одинаковые физически. Так что crc я бы прикрутил, благо аппаратный блок обычно есть.
Предаварийные писать вообще нет проблем - держим заранее очищенные страницы в нужном количестве и, есличо, резко пишем туда. Можно даже при пропадании питания успевать немало записать, если в обвязку достаточно ёмкий конденсатор поставить да оперативно лишнюю периферию обрубить дабы не жрала.

6 880,48 руб.  10%OFF | VESC внутренний ротор с поддержкой двигателя TDC, шарнирный механический шарнирный кронштейн серии RI
https://a.aliexpress.com/_AmdePL

А с ееепромкой так же обстоят дела?

Рискну сказать потому что, в первую очередь, пихать сигнальные слои между земляным и силовым может быть не лучшей затеей

Любая безмозглая память фактически выдаёт одно и то же при износе - пишем в неё байты, читаем назад записанные байты, но они уже отличаются от того, что мы записали.

Никаких гудков и ошибок чтения специальных она не выдаст.

Ну например микрон по ddr дают рекомендации линии адреса между питанием и землёй разводить.

Я просто думал, что она просто будет не работать. Ни разу в износ памяти не выходил и не тестировал это дело

Глобально да, можно все и во флеш писать. Здесь не особо много отличий между ti  и stm. Память и память, все обычно

Ну то есть понятно, что выгода в том, что  индуктивность между слоем 3 и слоем 1  меньше чем между слоями 1 и 8. Но индуктивность с конденсатором на слое 8 не меняется

Ну технически она и не работает. Как вы себе ещё представляете поведение неработающей памяти общего назначения, которая является
просто массивом ячеек на какой-то шине?
Отследить побитые места это уже головная боль контроллера памяти. В случае тупых чипов в роли контроллера выступает ваш код.

Просто память, которая не отвечает на общение с ней

Слой питания укладывают рядом с земляным (причем стараются между ними ещё и минимальную толщину диэлектрика оставить) чтобы уменьшить насколько возможно "площадь витка", образуемого большими токами потребления и одновременно decoupling capacitance между слоями увеличить. На паразитную индуктивность до сигнальных слоёв смотрят уже потом. Ну или я вообще не понял что вы имеете в виду.

Отличный план. Обращаемся к памяти, ииии... у нас зависает нафиг код по причине того, что шина не работает так, как ожидалось. А DMA вообще таких приколов не понимает.

Кроме того как память должна знать то, что она вот в этих битах побилась? Хранить контрольные суммы? Они тоже могут побиться, да и какой размер блока этой суммой покрывать? Хранить 3-5-7 копий одинаковых данных в разных местах и сравнивать? Дорого и мозги встраивать нужно.

https://datasheet.lcsc.com/szlcsc/1810010714_STMicroelectronics-M24M02-DRMN6TP_C115042.pdf


(5.1.5 ECC (Error Correction Code) and Write cycling)

Как понимаю , EEPROM сама делает коррекцию.

+