БГ
Хотя программируемая шустрая штука имхо имеет чуть больше применеий) Хотя бы тот же DSP
Size: a a a
2021 February 15
s
ну типа секунд 30-40 чтоли загружалась
s
но процессор отдельный был
который кстати я и прогал
т.к. дорого на это ресурс FPGA тратить
если можно серийный контроллер взять за 20 баксов
с FSMC
и к FPGA его прицепить
который кстати я и прогал
т.к. дорого на это ресурс FPGA тратить
если можно серийный контроллер взять за 20 баксов
с FSMC
и к FPGA его прицепить
s
в какой-то момент видимо ребята из xilinx подумали - а зачем мы в 2 корпуса пихаем
то что потом на плате будем спаивать
то что потом на плате будем спаивать
s
и засунули в один корпус ядра процессорные и fpgaшку
и заодно шинами пободрее соединили
чем DDR
и заодно шинами пободрее соединили
чем DDR
s
ну еще на самом деле это ожидаемо т.к. частота процессоров не растет, плотность транзисторов - растет, а цикл производства не ускоряется
s
плюс всякие нейронки, 5G, криптовалюта и вот это вот все - очень быстро развиваются
и требуют под себя каждый месяц новый аппаратный модуль под какой нить алгоритм
и требуют под себя каждый месяц новый аппаратный модуль под какой нить алгоритм
s
видимо сейчас уже единственный вариант своевременно отвечать на запросы модулей в процессорах - это закладывать в процессоры FPGA периферию
s
иначе - пока в обычный производственный цикл нужный модуль встроится, пока выйдет в серию - уже китайцы выпустят асик по быстрому и отожмут себе часть рынка
а так - можно быстрее китайцев если что для своих процессоров быстро выпускать IP ядра и продавать их
по лицензии
а так - можно быстрее китайцев если что для своих процессоров быстро выпускать IP ядра и продавать их
по лицензии
БГ
плюс всякие нейронки, 5G, криптовалюта и вот это вот все - очень быстро развиваются
и требуют под себя каждый месяц новый аппаратный модуль под какой нить алгоритм
и требуют под себя каждый месяц новый аппаратный модуль под какой нить алгоритм
для нейронок уже NPU добавляют
s
для нейронок уже NPU добавляют
ну я вот как раз ими занимаюсь сейчас)
s
правда сейчас я пока что больше чет разглагольствую
s
понедельник день тяжелый
s
для нейронок уже NPU добавляют
там сумасшедшие пропускные способности у них
БГ
Ля, есть кто теорию графов знает хорошо? Весёлая задачка.
Дан граф, в котором каждому узлу соответствует определённое случайное значение.
В этом графе построено минимальное остовное дерево (направленное), корнем которого является узел с наибольшим числом.
При имеющемся остовном дереве необходим алгоритм, который перестроит дерево при изменении графа (добавление/удаление узла, добавление/удаление связи). Создание дерева с нуля - не подходит.
Дан граф, в котором каждому узлу соответствует определённое случайное значение.
В этом графе построено минимальное остовное дерево (направленное), корнем которого является узел с наибольшим числом.
При имеющемся остовном дереве необходим алгоритм, который перестроит дерево при изменении графа (добавление/удаление узла, добавление/удаление связи). Создание дерева с нуля - не подходит.
s
главный ботлнек все равно остается память
s
в чипе который через себя прогоняет десятки ТОПС сверток для нейронок памяти оперативной как у микроконтроллера
~512кб
~512кб
БГ
главный ботлнек все равно остается память
научатся скоро на проц впихивать пару гигабайт, назовут кэшем четвёртого уровня
s
потому что память очень быстрая