DS
Блин, сорян, не асики, а FPGA имел ввиду, сори)
Size: a a a
2019 October 31
DS
Про софт для майнинга на FPGA вот интересуюсь. Им делятся, или каждый для себя пилит?
D
Про софт для майнинга на FPGA вот интересуюсь. Им делятся, или каждый для себя пилит?
форкаешь sgminer или cpuminer - и вперёд..
там же по сути что вносится нового - это протокол обмена с ПЛИС, а это вкусовщина, поэтому не такая уж трудоёмкость допилить готовый майнер
там же по сути что вносится нового - это протокол обмена с ПЛИС, а это вкусовщина, поэтому не такая уж трудоёмкость допилить готовый майнер
DS
форкаешь sgminer или cpuminer - и вперёд..
там же по сути что вносится нового - это протокол обмена с ПЛИС, а это вкусовщина, поэтому не такая уж трудоёмкость допилить готовый майнер
там же по сути что вносится нового - это протокол обмена с ПЛИС, а это вкусовщина, поэтому не такая уж трудоёмкость допилить готовый майнер
я больше за верилоги/vhdl (ну или их скомпилированные варианты) на саму fpga
TN
я больше за верилоги/vhdl (ну или их скомпилированные варианты) на саму fpga
Это битстрим, а не софт.
DS
Это битстрим, а не софт.
Вот я за него, да. Его все велосипедят, или есть готовые варианты?
D
раз уж мы решили расковырять говно мамонта, то не могу не упомянуть что в эпоху майнинга втс на плис самые популярные (по количеству произведенного и проданного) платы были на ксае:
https://www.enterpoint.co.uk/cairnsmore/cairnsmore1.html
https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html
https://www.enterpoint.co.uk/cairnsmore/cairnsmore1.html
https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html
BU
Вот я за него, да. Его все велосипедят, или есть готовые варианты?
вот да
Потому что sha256 я как-нибудь, может быть, ещё и сделаю, а вот кессак точно напишу в аккурат к моменту, когда это всё будет не нужно)
Потому что sha256 я как-нибудь, может быть, ещё и сделаю, а вот кессак точно напишу в аккурат к моменту, когда это всё будет не нужно)
D
вот да
Потому что sha256 я как-нибудь, может быть, ещё и сделаю, а вот кессак точно напишу в аккурат к моменту, когда это всё будет не нужно)
Потому что sha256 я как-нибудь, может быть, ещё и сделаю, а вот кессак точно напишу в аккурат к моменту, когда это всё будет не нужно)
не вешай нос.
я кечак написал по реф.коду на си за 2 дня,
причём 2й день ушёл на верификацию - добиться того, чтобы вектор из спека проходил + разбирался с паддингом долго: SHA3 и кечак как выяснилось имеют разный паддинг
я кечак написал по реф.коду на си за 2 дня,
причём 2й день ушёл на верификацию - добиться того, чтобы вектор из спека проходил + разбирался с паддингом долго: SHA3 и кечак как выяснилось имеют разный паддинг
TN
раз уж мы решили расковырять говно мамонта, то не могу не упомянуть что в эпоху майнинга втс на плис самые популярные (по количеству произведенного и проданного) платы были на ксае:
https://www.enterpoint.co.uk/cairnsmore/cairnsmore1.html
https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html
https://www.enterpoint.co.uk/cairnsmore/cairnsmore1.html
https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html
Опять так, если делать платку для pcileech, то есть наброски на xilinx spartan 6lx150 на opencores
BU
Да по факту я понимаю, что у всех этих игрушек порог входа высоковат для меня
A
раз уж мы решили расковырять говно мамонта, то не могу не упомянуть что в эпоху майнинга втс на плис самые популярные (по количеству произведенного и проданного) платы были на ксае:
https://www.enterpoint.co.uk/cairnsmore/cairnsmore1.html
https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html
https://www.enterpoint.co.uk/cairnsmore/cairnsmore1.html
https://www.ztex.de/usb-fpga-1/usb-fpga-1.15y.e.html
Но я-то не утверждал, что существует только одна плата на Xilinx.
Ztex 1.15х на Spartan-6 даже дома валяется :Dddd
Ztex 1.15х на Spartan-6 даже дома валяется :Dddd
DS
То есть, как я понял, алгоритмы на FPGA каждый пилит сам для себя?
A
То есть, как я понял, алгоритмы на FPGA каждый пилит сам для себя?
(если совсем по-простому)
Алгоритмы реализуются конфигурацией логических ячеек и соединением их с встроенными аппаратными блоками ПЛИС.
Ты заливаешь в ПЛИС файл конфигурации.
Алгоритмы реализуются конфигурацией логических ячеек и соединением их с встроенными аппаратными блоками ПЛИС.
Ты заливаешь в ПЛИС файл конфигурации.
DS
(если совсем по-простому)
Алгоритмы реализуются конфигурацией логических ячеек и соединением их с встроенными аппаратными блоками ПЛИС.
Ты заливаешь в ПЛИС файл конфигурации.
Алгоритмы реализуются конфигурацией логических ячеек и соединением их с встроенными аппаратными блоками ПЛИС.
Ты заливаешь в ПЛИС файл конфигурации.
Да я понял, просто не владею местной терминологией. Вот эти исходники (verilog/vhdl), или "образы" (файлы конфигурации) для FPGA есть готовые, или никто ими не делится?