A
Ilya
Кстати, мне через Plane не удобно, я все равно сигнал делаю.
у них свои минусы есть, это да, но в целом, я же на них перешёл для питаний - проще в итоге, чем с полигонами долбаться
Size: a a a
2020 April 29
И
Ilya
Дали мне тут посмотреть ПП с вот так подключеным питанием на 4-ех слойной плате. Я чего-то не понимаю и это допустимо или же это дичь?
Дичь. Кондеры стоят в стороне вообще и питание не через них заходит
I
забавно, местами ширину одной линии питания меняет человек, видимо, обдумывал даже разводку)
там иногда идет 0.2 -> 0.4 -> 0.2 не знаю что там было обдумано
DR
ну has no effect там сильно преувеличено. вот длинные хвосты до конденсаторов — это куда хуже
В случае d - надо будет копнуть глубже. У меня в большинстве случаев как раз d, ибо иначе как трассировать микросхемы, у которых питание на разных сторонах (классика SOIC-8, обычно 8 - питание, 4 - земля)
A
DR
Ilya
там иногда идет 0.2 -> 0.4 -> 0.2 не знаю что там было обдумано
Ну я так делаю иногда в случае разъёмов, для психологического спокойствия. То есть, увеличиваю ширину трассы, идущей от разъёма
A
Ilya
там иногда идет 0.2 -> 0.4 -> 0.2 не знаю что там было обдумано
Там продумано.
0.4 подключено к узловым - более толстым трассам :Dddd
0.4 подключено к узловым - более толстым трассам :Dddd
I
не, это все ок, я тоже так делаю. Но там МЕСТА ДОХУЯ
T
В случае d - надо будет копнуть глубже. У меня в большинстве случаев как раз d, ибо иначе как трассировать микросхемы, у которых питание на разных сторонах (классика SOIC-8, обычно 8 - питание, 4 - земля)
на двух слоях то, что там нарисовано, вообще невыполнимо. если есть отдельные слои для земли и питания, тогда пара via до каждого из них рядом с каждым конденсатором — самое простое и самое правильное, конечно
DR
на двух слоях то, что там нарисовано, вообще невыполнимо. если есть отдельные слои для земли и питания, тогда пара via до каждого из них рядом с каждым конденсатором — самое простое и самое правильное, конечно
Не, самое правильное - f. Но когда VCC и GND не рядом - оно недостижимо
T
кстати, в appnote к stm32mp1 пишут, что одна via равна 15 мм хвосту (!) по индуктивности
T
Не, самое правильное - f. Но когда VCC и GND не рядом - оно недостижимо
я как раз про f
A
кстати, в appnote к stm32mp1 пишут, что одна via равна 15 мм хвосту (!) по индуктивности
По эквивалентной индуктивности?
T
По эквивалентной индуктивности?
да, там даже контуры тока показаны, надо найти картинку
I
Я чет не видел, чтобы кто-то прям упирался, почти все сделано по "d" варианту
A
да, там даже контуры тока показаны, надо найти картинку
От частот зависит.
Но выравнивать длины до микрона (даже для DDR3) - тупизм.
За 1 нс больше 10 см сигнал проходит.
Но выравнивать длины до микрона (даже для DDR3) - тупизм.
За 1 нс больше 10 см сигнал проходит.
T
T
индуктивность подключения равна, если равны заштрихованные площади
T
(в случае с большой BGA ставить конденсаторы на верхний слой все равно нельзя, потому что питание подается на самые внутренние шары)